Follow

先日公開の演算器設計図(商用)をVivadoで実装してみた。はじめてなので全く保証できないが演算器の最大周波数からRSA 2048の性能を算出した。2011年のIEEE(広島大)論文ではDSP1個で277ms(447MHz)。僕はDSP90個で3.2ms(125MHz)。90個で約86倍。かなり高効率に並列化された感じ。実際に製品化できることを期待!
図はXilinxのFPGA、DSP48E1が90個並んでいる

Sign in to participate in the conversation
mstdn.jp

Mastodon日本鯖です.